Tourism: What is RISC?

Hai readers... !!!!

Kali ini aku bakalan nge post materi tentang RISC. Sebenarnya ini adalah tugas dari salah satu dosen di kampusku. Yah, sekalian itung-itung berbagi ilmu deh. :)

Nah, kalian tau gak sih apa itu RISC? Awalnya aku juga gak tau apa itu RISC. Tapi, karena tugas ini akhirnya aku tau sebenernya RISC itu apa.

Well, Reduced Instruction Set Computing (RISC) atau "Komputasi Set Iinstruksi yang Disederhanakan" merupakan sebuah arsitektur komputasi modern dengan instruksi-instruksi dan jenis eksekusi yang paling sederhana. RISC pertama kali dimunculkan oleh John Cocke, peneliti dari IBM di Yorktown, New York pada tahun 1974. Saat ia membuktikan bahwa sekitar 20% instruksi pada sebuah prosesor ternyata menangani sekitar 80% dari keseluruhan kerjanya.

Kalian tau gak ??
Komputer pertama yang menggunakan konsep RISC yaitu IBM PC/XT pada era 1980-an. Istilah RISC pertama kali dipopulerkan oleh David Patterson, pengajar pada University of California di Berkely.

Mengapa menggunakan RISC ??
Arsitektur RISC digunakan pada komputer dengan kinerja tinggi, seperti komputer vektor. Selain digunakan dalam komputer vektor, desain ini juga diimplementasikan pada prosesor komputer lain, seperti pada beberapa mikroprosesor Intel 960, Itanium (IA64) dari Intel Corporation, Alpha AXP dari DEC, R4x00 dari MIPS Corporation, PowerPC dan Arsitektur POWER dari International Business Machine. Selain itu, RISC juga umum dipakai pada Advanced RISC Machine (ARM) dan StrongARM (termasuk di antaranya adalah Intel XScale), SPARC dan UltraSPARC dari Sun Microsystems, serta PA-RISC dari Hewlett-Packard.
Dikarenakan hal tersebut, maka RISC :
• Memudahkan pekerjaan penulis kompiler
• Meningkatkan efisiensi eksekusi, karena rangkaian operasi yang kompleks dapat diimplementasikan di dalam mikrokode
• Memberikan dukungan bagi High Level Language (HLL) yang lebih kompleks dan lebih canggih

Karakteristik RISC

1. Siklus mesin.

Krakteristik ini ditentukan oleh waktu yang digunakan untuk mengambil dua buah operand dari register, melakukan operasi ALU, dan menyimpan hasil operasinya kedalam register, dengan demikian instruksi mesin RISC tidak boleh lebih kompleks dan harus dapat mengeksekusi secepat mikroinstruksi pada mesin-mesin CISC. Dengan menggunakan instruksi sederhana atau instruksi satu siklus hanya dibutuhkan satu mikrokode atau tidak sama sekali, instruksi mesin dapat dihardwired. Instruksi seperti itu akan dieksekusi lebih cepat dibanding yang sejenis pada yang lain karena tidak perlu mengakses penyimapanan kontrol mikroprogram saat eksekusi instruksi berlangsung.

2. Operasi.

Operasi ini terbentuk dari register-ke register yang hanya terdiri dari operasi load dan store yang mengakses memori . Fitur rancangan ini menyederhanakan set instruksi sehingga menyederhanakan pula control unit. Keuntungan lainnya memungkinkan optimasi pemakaian register sehingga operand yang sering diakses akan tetap ada di penyimpan berkecepatan tinggi. Penekanan pada operasi register ke register merupakan hal yang unik bagi perancangan RISC.

3. Penggunaan mode pengalamatan sederhan.

Hampir sama dengan instruksi menggunakan pengalamatan register. Beberapa mode tambahan seperti pergeseran dan pe-relatif dapat dimasukkan selain itu banyak mode kompleks dapat disintesis pada perangkat lunak dibanding yang sederhana, selain dapat menyederhanakan sel instruksi dan unit kontrol.

4. Penggunaan format-format instruksi sederhana.

Panjang instruksinya tetap dan disesuaikan dengan panjang word. Fitur ini memiliki beberapa kelebihan karena dengan menggunakan field yang tetap pendekodean opcode dan pengaksesan operand register dapat dilakukan secara bersama-sama.

Ciri-ciri RISC dan CISC
Selain RISC, desain Central Processing Unit yang lain adalah CISC (Complex Instruction Set Computing), yang berarti Komputasi Kumpulan Instruksi yang kompleks atau rumit.

Ciri RISC

Instruksi berukuran tunggal
Ukuran yang umum adalah 4 byte
Jumlah pengalamatan data sedikit,
Tidak terdapat pengalamatan tak langsung
Tidak terdapat operasi yang menggabungkan operasi load/store dengan operasi aritmatika
Tidak terdapat lebih dari satu operand beralamat memori per instruksi
Tidak mendukung perataan sembarang bagi data untuk operasi load/ store.
Jumlah maksimum pemakaian memori manajemen bagi suatu alamat data adalah sebuah instruksi .

Ciri CISC

Jumlah instruksi banyak
Banyak terdapat perintah bahasa mesin
Instruksi lebih kompleks

Perbedaan utama dari keduanya adalah jumlah set instruksinya.
Sebagai pembanding :
RISC (Keluarga PIC12/16CXX dari Microchip dan COP8 buatan National Semiconductor)
CISC (68HC11 buatan Motorola dan 80C51 dari Intel)

Pipelining pada RISC ??
Pipelining adalah sebuah teknik yang memungkinkan dapat melakukan eksekusi secara simultan, sehingga proses instruksi lebih efisien.
Sebagian besar instruksi merupakan operasi dari register ke register, dan sebuah siklus instruksi memiliki dua buah fase berikut :
• I : Instruction Fetch (Pengambilan Instruksi)
• E : Execute (Eksekusi). Melakukan operasi ALU dengan input dan output register.

Bagi operasi-operasi load dan store, diperlukan tiga buah fase :
• I : Instruction Fetch
• E : Execute. Menghitung Alamat Memori
• D : Memory. Operasi register ke memori atau dari memori ke register.

Pipelining berasumsi bahwa instruksi berurutan pada suatu program beruntun akan tumpang-tindih pelaksanaan, seperti yang ditunjukkan oleh diagram yang di atas ( vertikal ‘ i’ instruksi, horisontal ‘ t’ waktu).
Tahapan pipeline :

Mengambil instruksi dan membuffferkannya
Ketika tahapan kedua bebas tahapan pertama mengirimkan instruksi yang dibufferkan tersebut
Pada saat tahapan kedua sedang mengeksekusi instruksi ,tahapan pertama memanfaatkan siklus memori yang tidak dipakai untuk mengambil dan membuffferkan instruksi berikutnya

Gambar 1.1 Instruksi Pipeline

Contoh pengerjaan pipeline :
Sebagai contoh :

Instruksi 1 : ADD AX, AX

Instruksi 2 : ADD EX, CX

Setelah CU menjemput instruksi 1 dari memori (IF), CU akan menerjemahkan instruksi tersebut(ID). Pada menerjemahkan instruksi 1 tersebut, komponen IF tidak bekerja. Adanya teknologi pipeline menyebabkan IF akan menjemput instruksi 2 pada saat ID menerjemahkan instruksi 1. Demikian seterusnya pada saat CU menjalankan instruksi 1 (EX), instruksi 2 diterjemahkan (ID).